本文描述了一种新型多功能软件定义射频(RF)系统的设计、实现和测试,该系统设计用于小型机载无人机应用。该系统使用一种廉价的现场可编程门阵列(FPGA)将相干线性调频雷达发射机和接收机与数字无线电频率存储器(DRFM)干扰器结合在一起,使用一个共同的射频孔径同时运行。该系统在Xilinx Kintex-7 FPGA上实现,采用ADC/DAC(模数/数模)转换器中间板,并采用半实物模式进行测试,验证了系统的性能。这是已知的第一个在单个芯片上的综合多功能电子攻击和雷达系统,能够执行一个同时,而不是时间共享的操作。


相关论文以题为“Understanding Digital Radio Frequency Memory Performance in Countermeasure Design”发表在《Applied Sciences》上。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


数字无线电频率记忆(DRFM)干扰器已经存在了几十年了,从简单的单比特设备发展到现代宽带、高动态范围系统,具有完全相干的接收器和发射机。尽管如此,还没有发表过研究来理解DRFM系统的基本关系:它产生的欺骗波形与雷达接收机之间的相互作用。对drfm -雷达相互作用的理解是电子攻击(EA)设计的基础,允许选择适当的干扰器波形参数(功率、频率、技术等)以获得最大效果。本文的目的是阐明这种关系及其影响因素,并提出一种更有效的DRFM体系结构,以改进电子攻击和电子防护的工程流程。


这项研究的结果量化处理损失,时间延迟,生成和旁瓣水平在不同的场景中,提供指导的设计有效的EA。基于宽带数字储频研究jammer-radar接收机相互作用,研究人员提出了一种新型干扰机体系结构和实施有效地应对现代形式的电子保护。


DRFM系统模型


DRFM系统由三部分实现,如图1所示,形成了MATLAB试验台和FPGA DRFM实现:雷达信号源、DRFM干扰器和相关器组。本节详细介绍的系统在测试台上生成雷达信号,通过DRFM干扰机发送再发送,并在各种情况下使用相关器对接收信号和发送信号进行比较。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图1.数字射频存储(DRFM)干扰机的系统模型及其测试平台。


一个相关器被用来测量干扰波形和传输波形之间如何相似。相关器的输出作为时域内的样本阵列发送到MATLAB进行绘图分析。


雷达发射器


雷达发射机实现,如图2所示,能够产生三类雷达信号,覆盖大多数机载雷达威胁。产生的波形包括未调制脉冲,线性频率调制,和相移键控(PSK)的巴克码。示例如图3所示。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图2.Simulink模型为雷达发射机,采用手动开关改变波形进行测试。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图3.由相移键控(PSK)和线性调频(LFM)信号的试验台产生的波形示例;在这种情况下,10兆赫LFM信号在顶部和13位Barker代码在底部。


波形是在MATLAB中使用自定义函数与用户可调的参数,如脉冲宽度,带宽,和PSK序列(指定命令Barker代码)生成。所得到的阵列然后用于Simulink试验台LFM和PSK雷达信号块中,每个采样周期从一个查找表中读出数字化波形。


干扰接收器


如图4所示,干扰机接收机实现了前缘雷达脉冲检测、下降缘雷达脉冲检测、采样信号格式化为a 2的恭维定点字。上升边和下降边的检测作为“触发器”来控制脉冲写入DRFM系统。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图4. 干扰接收器和编码系统的Simulink模型。请注意,右上的示波器被用作测试平台的一部分,以在进行硬件在环测试时检查瞬时幅度,相位和频率。


经过ADC采样后,将信号从I-Q表示转换为振幅和相位信号,并送入检测模块,如图5所示。检测块在时域执行其功能,使用用户可调阈值来查找任何入射脉冲的前缘和后缘。为了完成这个功能,信号的振幅被区分,允许区分上升和下降的边缘。该模块的输出信号送入PDW编码器子系统,利用上升沿和下降沿的检测触发脉冲参数的计算。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图5.现场可编程门阵列(FPGA)实现了ES接收门限检测器,使用低通滤波器和希尔伯特变换来测量信号包络并找到上升和下降边缘。采用固定阈值确定边缘检测;但是,这些值存储在寄存器中,以便进一步开发为恒定误报率接收器。


DRFM模型


DRFM系统有一个简单的任务;它将数字采样的脉冲记录到内存中,并在另一个时间“重播”波形。在它的核心,这个功能是由一个双端口随机存取存储器(RAM)执行的,它可以同时写一个信号到存储器和读一个信号从存储器,只要读和写地址不相同。


本文使用的DRFM系统如图6所示,为便于测试,采用振幅和I-Q形式同时实现,FPGA上采用双端口存储器的18位地址空间。该系统在20 ns的采样周期内可记录5.242 ms的脉冲样本。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图6.Simulink中DRFM的顶层子系统模型,左右分别包含幅值和I-Q DRFM。


DRFM子系统在许多方面是干扰接收机最简单的组成部分,因为它的唯一功能是记录检测脉冲到RAM子系统。前一节概述的检测过程为上升边和下降边创建触发器,分别启动和停止将脉冲记录到内存的过程。在I-Q模型的情况下,如图7所示,每个数据流使用两个相同的DRFM子系统,而对于振幅DRFM,只使用单个DRFM子系统。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图7.该FPGA实现的DRFM内存为I-Q DRFM。


双端口RAM通常被用来同时记录脉冲并回放它们来支持在一个查看操作期间的ECM的产生。在这种情况下,由于采用了脉冲中继器模型,它将接收到的波形写入存储器,同时将结果重新发送。


信号相关器


为了支持DRFM系统的测试,每个波形都使用了相关器:发射雷达信号、振幅DRFM和I-Q DRFM。如图8所示,除了将传输信号与DRFM信号对齐的时间延迟(这些信号在通过DRFM传播时被延迟)外,所有三种波形都对它们执行了完全相同的操作。


科学家研发一种数字射频存储器,可优化无人机的整体性能!


图8.Simulink中雷达接收机的顶层子系统模型,显示了针对三个感兴趣的信号实现的相关器:原始波形、振幅DRFM和I-Q DRFM。


这三种波与使用有限脉冲响应(FIR)滤波器实现的相关器传输的信号相关,在本文所研究的所有情况下的阶数都是500。在雷达信号的情况下,提供模糊函数的零多普勒截断,作为失真DRFM信号的参考点。


结论


本文探讨了现代相干雷达对DRFM系统性能的各种影响,包括结构、ADC分辨率、接收信噪比和信号时频宽积。这些因素对于设计有效的电子攻击(EA)以及如何调整EA以补偿这些扭曲的科学是特别重要的。


有效EAs的关键因素是干扰信号比(JSR),虽然它通常不需要超过3到6 db,但低于所需的数量可能是致命的。虽然每个场景都是独特的,但这里详细讨论的因素都会影响DRFM系统的处理损失,并会影响实现必要的JSR所需的干扰器发射功率。


类似地,干扰器功率必须放置在适当的跟踪门中,否则就会浪费,对JSR没有影响。此处开发的关于有效距离延迟如何随信号带宽和其他因素的包络DRFM变化的指导,是在进行距离门拉离(RGPO)攻击或类似技术时的关键调整。


最后,研究人员提出并实现了一种新的DRFM体系结构,该结构能够产生有效的EA来对抗具有复杂EP形式的雷达。


论文链接:https://www.mdpi.com/2076-3417/10/12/4123/htm



免责声明

我来说几句

不吐不快,我来说两句
最新评论

还没有人评论哦,抢沙发吧~