Intel的核显会不会占用CPU的PCI-E通道?

  紫珊        2019-11-22 10:54:03

在讨论到CPU的PCI-E通道问题时,我发现很多人都以为Intel的核显占用了CPU的4根PCI-E通道,包括很多可以找到的“科普贴”中都写了核显会占用4条PCI-E通道。其实这是一种常见的误区,从Sandy Bridge架构开始,Intel的核显就是挂在Ringbus这个内部环形总线上面的,它不会占用CPU的PCI-E通道。


Intel的核显会不会占用CPU的PCI-E通道?


TL;DR: 从Sandy Bridge开始,Intel的核显就挂在Ringbus上面,不占用PCI-E通道。


要看证据的话,我从Sandy Bridge开始摆架构简图/Die Shot:


Intel的核显会不会占用CPU的PCI-E通道?

Sandy Bridge

Intel的核显会不会占用CPU的PCI-E通道?

Haswell

Intel的核显会不会占用CPU的PCI-E通道?

Skylake

Intel的核显会不会占用CPU的PCI-E通道?

Ice Lake


可以看到,从Sandy Bridge开始,核显部分都是以节点形式挂在Ringbus上面的。而CPU的PCI-E控制器在另外一端的System Agent组件中,中间隔了万水千山。


如果还要证据的话,简单测试一下核显的内存带宽就知道了,比如我这台工作机上面的HD 4600,分配了32MB的显存,简单跑一下,显存带宽超过9GB/s,很明显这个带宽已经超过了PCI-E 3.0 x4的上限3.94 GB/s了。

Intel的核显会不会占用CPU的PCI-E通道?

GPU-Z也可以告诉你,核显不占用PCI-E通道数。

Intel的核显会不会占用CPU的PCI-E通道?

所以,不要再相信什么屏蔽核显释放PCI-E总线的说法了,没有用的。


题外话,其实在传奇的E3V2上面Intel是给了20条PCI-E 3.0总线的,而到下一代又缩回去了。


那为什么Intel和AMD在主流级桌面平台上面都不多给一点PCI-E总线通道呢?因为增加CPU的PCI-E总线通道需要修改CPU的触点设计,增加CPU触点的同时会引发CPU封装体积的变大,成本变高。所以Intel的主流桌面级CPU至今仍只提供16条直连通道,而更多的PCI-E通道需要通过DMI 3.0由芯片组分出。

来源:超能网

注:文章内的所有配图皆为网络转载图片,侵权即删!

免责声明

我来说几句

不吐不快,我来说两句
最新评论

还没有人评论哦,抢沙发吧~

为您推荐